module RTL: sig .. end
sig
end
val is_generated_name : string -> bool
string -> bool
true
mk_gen_name